Kas ir secīgā loģika?

Vienkārši CL vārti ir pazīstami kā buferis un invertors vai NOT vārti. Bufera izeja vienmēr ir tāda pati kā ieeja, bet invertora izeja vienmēr nav ieeja. Citi CL izmantotie vārti ir AND vārti, NAND vārti un NOR vārti. UN vārti izvada 1 tikai tad, ja abas ieejas ir 1. NAND vārti un NOR vārti ir attiecīgi UN vārti un VAI vārti, katrs ar invertoru izejā.

Secīgā loģika izmanto fiksatorus, kas bloķē izvades līmeņus, pamatojoties uz iepriekšējiem izvades līmeņiem un pašreizējiem ievades līmeņiem. Aizbīdņi parasti tiek būvēti, izmantojot divus partnervārtus, kas ir vai nu divi NAND vai NOR vārti. Šo aizbīdņu jeb flip-flops vārti tiek bloķēti vienā no diviem stāvokļiem, izmantojot vārtu izejas, kas tiek padotas atpakaļ uz partnera vārtu ieeju. Mainot līmeņus uz vārtu brīvajām ieejām, tiek panākta loģikas līmeņa maiņa. Secīgā loģiskā analīze ietver gan sākotnējo izvades līmeņu novērošanu, gan izvades līmeņu izmaiņu novērošanu, pamatojoties uz ievades līmeņu izmaiņām.

Binārajos skaitītājos katra binārā cipara (bitu) fiksatora pulksteņa ieejā ir malu noteikšanas shēma. Skaitītāji parasti izmanto pozitīvas malas noteikšanu normālai skaitīšanai. Piemēram, 8 bitu skaitītājs izmanto 8 bitu fiksatorus.

Secīgā loģika izmanto kaskādes bitu fiksatorus, lai izveidotu asinhronu (asinhronu) digitālo skaitītāju. Ja bits no mazāk nozīmīgā bita (LSB) fiksatora tiek iestatīts, lai iestatītu nozīmīgāko bitu (MSB), to sauc par asinhrono skaitītāju. Asinhronā režīmā fiksatori darbojas nedaudz atšķirīgos laikos, savukārt sinhronā (sinhronā) loģika fiksē visus fiksatorus vienlaicīgi. Asinhronais skaitītājs cietīs maksimālo kopējo pulsācijas aizkavi, kas vienāda ar vienu fiksatora pulsācijas aizkavi, kas reizināta ar skaitītāja bitu skaitu. Sinhronizācijas loģikā bitu fiksatori digitālajā skaitītājā tiek iestatīti vienlaicīgi, tādējādi kopējā pulsācijas aizkave ir vienāda ar vienu fiksatora pulsācijas aizkavi jebkuram skaitītāja bitu skaitam.